WWW.REFERATCENTRAL.ORG.UA - Я ТУТ НАВЧАЮСЬ

... відкритий, безкоштовний архів рефератів, курсових, дипломних робіт

ГоловнаІнформатика, Компютерні науки → Процесор - Реферат

Процесор - Реферат

одного.
Intel 80386 став першим 32-розрядним процесором в архітектурі ІА-32. В архітектуру введені 32-розрядні регістри загального призначення (GP - general I purpose), що підходять як для зберігання адрес, так і для операндів. Нижня й верхня половина зберегли можливість працювати як самостійні регістри для забезпечення сумісності з попередніми процесорами. Для забезпечення ефективного виконаннякоду, створеного під ранні процесори, на 32-розрядних процесорах був уведений віртуальний х86-режим.
Маючи 32-розрядну шину адреси, 80386 процесор підтримував адресацію до 4 ГБ пам'яті. При цьому була можливість використання як сегментованої пам'яті, так і "плоскої", при якій усі сегментні регістри містили покажчик на ту саму адресу, і в кожному сегменті доступним є весь 4-гігабайтний адресний простір. Для віртуального управління пам'яттю вводиться сторінковий метод, при якому адресний простір ділиться на фіксовані сторінки завбільшки по 4 кілобайти, ефективність якого значно перевищувала використання сегментів" 16-розрядні інструкції, що дісталися в спадщину від попередніх процесорів одержали можливість працювати з 32-розрядними операндами й адресами, також був доданий ряд нових 32-розрядних інструкцій.
В архітектурі процесорів Intel підтримується зворотна сумісність з об'єктним кодом для зберігання сумісності програмного забезпечення, але одночасно в кожному новому поколінні використовуються чимраз ефективніші мікропроцесорні архітектури й технології конструювання. Intel працювала над упровадженням і з'єднанням складної техніки архітектури mainframe у мікропроцесорну архітектуру. Чимало моделей паралельної обробки набагато посилювали продуктивність техніки, і процесор 80386 був першим процесором ІА, у який включили шість рівнобіжних стадій. Це інтерфейсний блок шини (доступ до пам'яті й пристрою введення/виведення інших блоків), блок попереднього коду (одержує об'єктний код із блоку шини і поміщає його в 16-байт-ну чергу), блок декодування інструкції (декодує об'єктний код з попереднього блоку в мікрокод), блок Виконання (виконує інструкції мікрокоду). сегментний блок (переводить логічні адреси в лінійні адреси і виконує перевірку захисту), і сторінковий блок (переводить лінійні адреси у фізичні, виконує перевірку сторінкового захисту і містить кеш з інформацією про 32 найчастіше використовувані сторінки).
У процесор i486 додана можливість паралельного виконання за допомогою розширення блоку декодування інструкції й блоку Виконання процесора 80386 у п'ять конвеєрних стадій, де кожна стадія (якщо потрібно) працює паралельно з іншими й одночасно може виконуватися до п'яти інструкцій у різних стадіях. Кожна стадія може виконати свою роботу над однією інструкцією за один такт, тобто процесор i486 може виконати роботу над однією інструкцією за один такт CPU. Також до процесора i486 був доданий 8-кіло-байтний кеш L1 для збільшення відсотка інструкцій, що можуть бути виконані за один такт: інструкції доступу в пам'ять (якщо операнд знаходився в кеші L1). У процесорі i486 уперше на чіп з CPU був інтегрований блок арифметичного пристрою з плаваючою комою (FPU) і додані нові контакти, біти й інструкції для підтримки більш складних і потужних систем (підтримку ІЛ-кеша й мультипроцесорності).
Пізніше Intel додала в процесор i486 SL Enhanced (розширений) функції підтримки енергозберігання й інші можливості системного управління Ці функції були розвинуті в процесорах 80386 SL і i486 SL, які були спеціалізовані для швидко зростаючого ринку ноутбуків PC, що працюють від батарей. Ці функції включали новий режим управління системою, який запускається власним виділеним контактом переривання, що дозволяє керувати системою (такою як керування енергозберіганням) і додається до системи прозоро для інших операційних систем і всіх програм. Функції стоп таймер і автоматична зупинка дозволяють CPU працювати на зниженій частоті (для зберігання енергії) або зупинитися (зі зберіганням поточного стану).
Процесор Pentium став першим процесором, у якому була застосована супер-скалярна архітектура - два конвеєри, які називалися U і V, дозволяли виконувати 2 інструкції за такт. Кількість Ll-кеша подвоїлася - тепер на команди і дані припадало по 8 КБ, причому кеш даних використовував ефективнішу схему зі зворотним записом. Для ефективного передбачення переходів у циклічних конструкціях застосовувалася вбудована таблиця розгалужень
У віртуальному х86-режимі на додаток до 4-кілобайтних сторінок з'явилася підтримка 4-мегабайтних сторінок. Регістри залишилися 32-розрядними, але Деякі внутрішні шини розширилися до 64 і навіть 128 розрядів. Також 64-роз-Рядною стала зовнішня шина даних. s
Останній процесор цього покоління, Pentium MMX. привніс в архітектуру Розширений набір команд, що дозволяв ефективно оперувати упакованими цілочисловими даними, які знаходяться в 64-розрядних ММХ-регістрах
У 1995 р. було представлене сімейство, процесорів Р6, що мало вже 3 незалежні конвеєри. Першим процесором цього сімейства був процесор Pentium Pro.
Принципова відмінність цього сімейства полягає-в тому, що Р6 перетворює команди х86 у внутрішні, RISC-подібні команди, їх називають мікрокомандами (micro-ops). Це дозволяє усунути багато обмежень, властивих набору команд х86: нерегулярність кодування команд, операції цілочислових пересилань типу "регістр-пам'ять" і змінна довжина безпосередніх операндів.
Шина адреси процесорів Р6 розширилася до 36 розрядів, що дозволяє використовувати адресний простір обсягом до 64 ГБ.
У процесор Pentium II до архітектури процесора Pentium Pro додані команди ММХ. Для процесора Pentium II вводиться нова специфікація установки в материнську плату слота 1 і слота 2. У цій новій специфікації кеш L2 виноситься з кристала. Для слота 1 і слота 2 використовується ножове з'єднання замість сокета. У процесорі Pentium II збільшений кеш даних L1 і кеш інструкцій L1 до 16 КБ кожний. У процесорі Pentium II розмір кеша L2 може бути 256 КБ, 512 КБ і 1 МБ або 2 МБ (тільки для слота 2). Процесори слота 1 використовують "половинну тактову частоту" шини, а процесори слота 2 використовують "повну тактову частоту" шини.
Процесор Pentium !!!, випущений у 1999 p., привніс в архітектуру ІА-32 розширення SSE (Streaming SIMD (Single Instruction Multiple Data) Extensions) - стали доступні нові 128-розрядні регістри і SIMD-операції над упакованими операндами з плаваючою комою з одинарною точністю.
Як працюють процесори ІА-32
Повна обробка кожної інструкції займає певну кількість тактів процесора. При цьому можна розділити процес обробки на етапи, що дозволить почати виконання наступної команди відразу після того, як попередня команда пройде перший етап - це, власне, і є принцип конвеєрної обробки (pipelining), застосовуваний ще з
Loading...

 
 

Цікаве