WWW.REFERATCENTRAL.ORG.UA - Я ТУТ НАВЧАЮСЬ

... відкритий, безкоштовний архів рефератів, курсових, дипломних робіт

ГоловнаІнформатика, Компютерні науки → Процесор - Реферат

Процесор - Реферат


Реферат на тему:
Процесор
План
1. Архітектури процесорів. 1.1 RISC.
1.2. CISC.
1.3. Параметри процесорів.
1.4. Процес виробництва.
2. Процесори Intel Architecture.
2.1. Історія процесорів ІА.
2.2. Як працюють процесори ІА-32.
2.3. Сучасні процесори ІА-32.
2.4. Процесори ІА-64.
Архітектури процесорів
Процесор, або більш повно - мікропроцесор, який також часто називають ЦПП (CPU - central processing unit) є центральним компонентом комп'ютера. Це розум, який прямо або опосередковано керує усім, що відбувається усередині комп'ютера.
Коли фон Нейман уперше запропонував зберігати послідовність інструкцій, так звані програми, у тій самій пам'яті, що й дані, це була дійсно новаторська ідея. Опублікована вона в "First Draft of a Report on the EDVAC" у 1945 p. Цей звіт описував комп'ютер, що складається з чотирьох основних частин: центрального арифметичного пристрою, центрального керуючого пристрою, пам'яті й засобів введення-виведення.
Сьогодні майже всі процесори мають фон-нейманівську архітектуру.
Кожен мікропроцесор має певну кількість елементів пам'яті, що називаються регістрами, арифметично-логічний пристрій (АЛП) і пристрій керування.
Регістри використовуються для тимчасового зберігання виконуваної команди, адрес пам'яті, оброблюваних даних й іншої внутрішньої інформації мікропроцесора.
В АЛП здійснюється арифметична й логічна обробка даних.
Пристрій керування реалізує тимчасову діаграму і виробляє необхідні керуючі сигнали для внутрішньої роботи мікропроцесора й зв'язку його з іншою апаратурою через зовнішні шини мікропроцесора.
Сьогодні існує кілька напрямків у виробництві мікропроцесорів. Вони розрізняються за принципами побудови архітектури процесора. Найбільш розповсюдженими є архітектури RISC і CISC.
RISC
Мікропроцесори з архітектурою RISC (Reduced Instruction Set Computers) використовують порівняно невеликий (скорочений) набір найбільш вживаних команд, визначений у результаті статистичного аналізу великого числа програм для основних областей застосування CISC - процесорів вихідної архітектури. Усі команди працюють з операндами і мають однаковий формат. Звертання до пам'яті виконується за допомогою спеціальних команд завантаження регістра й запису. Простота структури і невеликий набір команд дозволяють повністю реалізувати їхнє апаратне виконання й ефективний конвеєр при невеликому обсязі устаткування.
Арифметику RISC - процесорів вирізняє високий ступінь дроблення конвеєра. Цей прийом дозволяє збільшити тактову частоту (отже, і продуктивність) комп'ютера; чим елементарніші дії виконуються в кожній фазі роботи конвеєра, - тим вищою є частота його роботи. RISC - процесори із самого початку були орієнтовані на реалізацію всіх можливостей прискорення арифметичних операцій, тому їхні конвеєри мають значно вищу швидкодію, ніж CISC-процесори. Тому RISC - процесори в 2-4 рази швидші, ніж CISC- процесори зі звичайною системою команд, що мають таку ж саму тактову частоту, і більш високопродуктивні, незважаючи на більший розмір програм. RISC- архітектура побудована на 4 основних принципах:
1. Будь-яка операція повинна виконуватися за один такт, незалежно від її типу.
2. Система команд повинна містити мінімальну кількість найчастіше використовуваних найпростіших інструкцій однакової довжини.
o 3. Операції обробки даних реалізуються тільки у форматі "регістр - регістр" (операнди вибираються з оперативних регістрів процесора, і результат операції записується також у регістр; а обмін між оперативними регістрами й пам'яттю виконується тільки за допомогою команд завантаження/запису).
4. Склад системи команд повинен бути "зручним" для компіляції операторів мов високого рівня.
Ускладнення RISC- процесорів фактично наближає їхню архітектуру до CISC-архітектури.
Сьогодні кількість процесорів із RISC- архітектурою істотно зросла і їх виробляють усі провідні фірми США, у тому числі фірми Intel, Motorola - виробники основних сімейств процесорів із CISC-архітектурою.
CISC
Мікропроцесори з архітектурою CISC (Complex Instruction Set Computers, архітектура обчислень із повною системою команд) реалізують на рівні машинної мови комплексні набори команд різної складності, від простих, характерних для мікропроцесора першого покоління, до дуже складних. Більшість сучасних процесорів для персональних комп'ютерів побудована за архітектурою CISC.
Останнім часом з'явилися гібридні процесори, що мають систему команд CISC, однак усередині перетворюють їх на ланцюжки RISC-команд, які й виконуються ядром процесора.
Поступове ускладнення CISC- процесорів відбувається в напрямку більш досконалого управління машинними ресурсами, а також у напрямку зближення машинних мов із мовами високого рівня.
Одночасно складна система команд і змінний формат команди процесором із CISC- архітектурою призвели до швидкого зростання складності схем Так, процесор 8086 містив 29 тис. транзисторів, 80 386 - 275 000, Pentium - 3 100 000, Pentium 4 - 42 млн транзисторів. Для того щоб такі процесори взагалі могли працювати з прийнятним енергоспоживанням і розміщатися на обмеженій площі, виробники працюють над мініатюризацією транзисторів. Уже досягнутий рівень 0,09 мкм.
Параметри процесорів
Структури різних типів процесорів можуть істотно розрізнятися, однак із погляду користувача найбільш важливими параметрами є архітектура, адресний простір пам'яті, розрядність шини даних, швидкодія.
Архітектуру мікропроцесора (МП) визначає розрядність слота і внутрішньої шини даних МП. Перші МП ґрунтувалися на 4-розрядній архітектурі. Перші ПЕОМ використовували МП із 8-розрядною архітектурою, а сучасні МП побудовані на 32- і 64-розрядній архітектурі.
Мікропроцесори з 4- і 8-розрядною архітектурою використовували послідовний принцип виконання команд, при якому чергова операція починається тільки після виконання попередньої. У деяких МП із 16-розрядною архітектурою використовуються принципи паралельної роботи, при якій одночасно з виконанням поточної команди здійснюється попередня вибірка й зберігання наступних команд. У МП із 32-розрядною архітектурою використовується конвеєрний метод виконання команд, при якому кілька внутрішніх пристроїв МП працюють паралельно, здійснюючи одночасно обробку декількох послідовних команд програми.
Адресний простір пам'яті визначається розрядністю адресних регістрів і адресної шини МП. У 8-розрядних МП адресні регістри зазвичай складаються з двох 8-розрядних регістрів, утворюючи 16-розрядну шину, яка адресує 68 КБ пам'яті. У 16-розрядних МП, як правило, використовуються 20-розрядні адресні регістри, що адресують 1 МБ пам'яті. У 32-розрядних МП використовуються 24- і 32-розрядні адресні регістри, що адресують від 16 МБ
Loading...

 
 

Цікаве