WWW.REFERATCENTRAL.ORG.UA - Я ТУТ НАВЧАЮСЬ

... відкритий, безкоштовний архів рефератів, курсових, дипломних робіт

ГоловнаТехнічні науки → Сутність аналого-цифрових перетворювачів - Курсова робота

Сутність аналого-цифрових перетворювачів - Курсова робота

Рис.4. Двохступеневий 8-розряднй АЦП

Верхній по схемі АЦП здійснює грубе перетворення сигналу у чотири старших розряди вихідного коду. Цифрові сигнали з виходу АЦП поступають на вихідний регістр та одночасно на вхід 4-розрядного швидкодіючого цифро аналогового перетворювача (ЦАП). Різність від віднімання вихідної напруги ЦАП із вхідної напруги схеми поступає на другий АЦП (нижній по схемі). У цього АЦП опорна напруга у 16 разів менша за опорну напругу першого АЦП. Тому квант другого АЦП у 16 разів менший кванта першого АЦП. Цей залишок, що перетворений у другому АЦП у цифрову форму є чотирма молодшими розрядами. Різниця між двома АЦП в тому, що точність першого АЦП повинна бути такою, як у 8-розрядного АЦП.

Оскільки перетворення у цифрову форму здійснюється за два такти, то доцільно на вході використовувати пристрій вибірки та збереження, щоб значення вхідної напруги за час двох тактів не змінювалось.

5. Багатотактний послідовно-паралельний АЦП

Розглянемо приклад 8-розрядного двохтактного АЦП, схема якого показана на рис.5. Процес перетворення розділений у часі.

Перетворювач складається з 4-розрядного паралельного АЦП, квант h якого визначається величиною опорної напруги, 4-розрядного ЦАП та пристрою керування. Якщо максимальний вхідний сигнал дорівнює 2,56 В, то на першому такті перетворювач працює з шагом квантування h1=0,16 В. В цей час вхідний код ЦАП дорівнює нулю.

Рис.5. Двохтактний 8-розрядний АЦП

Пристрій керування передає одержане на першому такті слово у чотири старших розряди вихідного регістру, подає це слово на вхід ЦАП та зменшує у 16 разів опорну напругу АЦП. Таким чином, у другому такті шаг квантування h2=0,01 В і залишок, що з'явився при відніманні з вхідної напруги вихідної напруги ЦАП, буде перетворений у молодший полу байт вихідного слова.

Використовувані у цій схемі 4-розрядні АЦП та ЦАП повинні мати 8-розрядну точність, інакше можливий пропуск кодів. Як і у попереднього АЦП на вході потрібно встановлювати пристрій вибірки та збереження.

Прикладом такого АЦП є трьохтактний 12-розрядний AD7886 з часом перетворення 1 мкс.

6. Конвеєрний АЦП

Швидкодію багатоступеневого АЦП можна підвищити за допомогою конвеєрного принципу багатоступеневої обробки. У звичайному багатоступеневому АЦП рис.4 спочатку формуються старші розряди вихідного слова першим АЦП, потім іде встановлення вихідного сигналу ЦАП. На цьому інтервалі другий АЦП простоює. Тому треба ввести елементи затримки між першою та другою ступенями і одержимо конвеєрний АЦП, схема якого показана на рис.6.

Рис.6. Конвеєрний АЦП

Роль аналогового елемента затримки виконує пристрій вибірки та збереження ПВЗ2, а цифрового – чотири D-тригери. .Ці тригери затримують передачу старшого полу байту у вихідний регістр на один період тактового сигналу.

Сигнали вибірки, що формуються з тактового сигналу, поступають на ПВЗ1 та ПВЗ2 у різні моменти часу (рис.7).

Рис.7. Діаграма вибірок конвеєрного АЦП

ПВЗ2 переходить у режим збереження пізніше, ніж ПВЗ1 на час, що дорівнює сумарній затримці розповсюдження сигналу по АЦП1 та ЦАП. Задній фронт тактового сигналу керує записом кодів в D - тригери та вихідний регістр. Повна обробка вхідного сигналу займає біля двох періодів тактових імпульсів CLK, але частота появлення нових значень вихідного коду дорівнює частоті тактового сигналу. Таким чином, конвеєрна архітектура дозволяє суттєво (в декілька разів) збільшити максимальну частоту вибірок багатоступеневого АЦП. Те, що при цьому зберігається сумарна затримка проходження сигналу, що відповідає звичайному багатоступеневому АЦП з такою ж кількістю ступенів, не має суттєвого значення, так як час наступної цифрової обробки цих сигналів все одно набагато більше цієї затримки. За рахунок цього можна без програшу у швидкодії збільшити кількість ступенів АЦП, зменшивши розрядність кожної ступені. В свою чергу, збільшення числа ступенів перетворення зменшує складність АЦП. Дійсно, наприклад, для побудови 12-розрядного АЦП з чотирьох 3-розрядних потрібно 28 компараторів, тоді як його реалізація з двох 6-розрядних потребує 126 компараторів.

Конвеєрну структуру має багато АЦП, що виготовляються зараз. Так двохступеневий 10-розрядний AD9040 виконує до 40 мільйонів перетворень за секунду, 12-розрядний AD9220 виконує до 10 мільйонів перетворень за секунду. При роботі з конвеєрним АЦП треба знати, що багато з них не допускають низьких частот вибірок, бо внутрішні ПВЗ мають велику швидкість розряду конденсаторів.

7. АЦП послідовного лічіння

Цей АЦП складається з компаратора, лічильника та ЦАП (рис.8). На один вхід компаратора поступає вхідний сигнал, на інший – сигнал зворотного зв'язку з ЦАП.

Рис.8. а) схема АЦП послідовного лічення; б) діаграма роботи.

Робота перетворювача починається з приходу імпульсу запуску, який включає лічильник, що сумує кількість імпульсів, що поступають від генератора тактових імпульсів ГТІ. Вихідний код лічильника подається на ЦАП, що перетворює цей код у напругу зворотного зв'язку Uос. Процес перетворення продовжується доки напруга зворотного зв'язку не стане рівним до вхідної напруги, тоді переключиться компаратор, який своїм вихідним сигналом припиняє доступ тактових імпульсів на лічильник. Перехід виходу компаратора з „1" в „0" означає закінчення процесу перетворення. Вихідний код, пропорційний вхідній напрузі в момент закінчення перетворення, зчитується з виходу лічильника.

Час перетворення АЦП цього типу є змінним и визначається вхідною напругою. При розрядності війкового лічильника N та частоті тактових імпульсів fтакт дорівнює

Tпер = (2N – 1)/такт.

Наприклад, при N=10 та fтакт = 1 МГц Tпер = 1024 мкс, що забезпечує максимальну частоту вибірок біля 1 кГц.

АЦП цього типа без пристрою вибірки та збереження можуть працювати тільки з постійними та повільно змінними напругами, що змінюються на величину не більшу за квант перетворення за час перетворення.

Таким чином недоліком АЦП такого типу є повільне перетворення, а позитивна якість – простота побудови.

8. АЦП послідовного наближення

Перетворювач цього типу, що в літературі називається також АЦП з послідовним порівнянням – найбільш розповсюджений варіант послідовного АЦП.

В основі роботи цього класу АЦП полягає принцип послідовного порівняння вхідної напруги з , , 1/8 і т.і. від можливого максимального значення вхідної напруги. Це дозволяє для N-розрядного АЦП послідовного наближення виконати увесь процес перетворення за N послідовних ітерацій замість 2N – 1 при використанні послідовного лічиння і одержати суттєвий виграш у швидкодії. Так, вже при N=10 цей виграш досягає 100 разів і дозволяє одержати за допомогою таких АЦП до 105...106 перетворень за секунду. У той же час статична похибка перетворювачів цього типу, що залежить від використаного ЦАП, може бути дуже малою, що дозволяє реалізувати роздільну здатність до 18 двійкових розрядів при частоті вибірок до 200 кГц (наприклад, DSP101 фірми Burr-Brown). На рис.9а показана структура 4-розрядного перетворювача, який складається з трьох головних вузлів: компаратора (К), регістра послідовного наближення та ЦАП. На рис.9б показана діаграма роботи цього перетворювача.

Рис.9. а) структура АЦП послідовного наближення; б) діаграма роботи АЦП послідовного наближення.

Після подачі команди „Пуск" з приходом першого тактового імпульсу регістр послідовного наближення (РПН) примусово задає на вхід ЦАП код, що дорівнює половині його шкали (для 4-розрядного ЦАП це 1000). завдяки цьому напруга Uос стає рівною 8h, де h – квант вихідної напруги ЦАП, що відповідає одиниці молодшого розряду. Ця величина складає половину діапазону вхідного сигналу. Якщо вхідна напруга більша, ніж ця величина, то на виході компаратора встановлюється „1", якщо менша, то „0". У цьому випадку схема керування повинна переключити старший розряд d3 знову у стан „0". Після цього залишок Uвх – d3*8h таким же чином порівнюється з найближчим молодшим розрядом і т.і. Після чотирьох подібних шагів в РПН визначається війкове число, з якого після цифро-аналогового перетворення утворюється напруга, що відповідає Uвх з точністю до одиниці молодшого розряду. Вихідне число може бути зчитане з РПН у вигляді паралельного двійкового коду по N лініям.

Швидкодія такого АЦП визначається сумою часу встановлення ЦАП, часу переключення компаратору та затримкою розповсюдження сигналу в РПН. Для ефективного використання такого АЦП вхідну напругу треба підключати через пристрій вибірки та збереження (ПВЗ). Більшість таких АЦП мають ПВЗ у своєму складі, наприклад 16-розрядний AD7882.

9. АЦП багатократного інтегрування

Ті АЦП, що були розглянуті раніше, мають малу перешкодоздатність, тому що вхідна напруга звичайно включає у себе перешкоди. В інтегруючих АЦП вхідний сигнал інтегрується, що дозволяє уникнути перешкод. На рис.10 показана спрощена схема АЦП, що працює у два такти.

Рис.10. АЦП багатократного інтегрування

Перший такт – інтегрування, другий такт – лічення. На початку першої стадії ключ S1 замкнений, а ключ S2 – розімкнений. Інтегратор Інт інтегрує вхідну напругу Uвх. Час інтегрування вхідної напруги постійний t1, у якості таймера використовується лічильник з коефіцієнтом лічення Кл, тому t1 = Кл/Fтакт.

До моменту закінчення ліку вихідна напруга інтегратора складає:

Ui = = - Uвх.сер Кл/FтактRC,

де Uвх.сер – середня вхідна напруга за час t1. Після закінчення стадії інтегрування ключ S1 розмикається, а ключ S2 замикається і опорна напруга Uоп подається на вхід інтегратора.

При цьому вибирається опорна напруга протилежна за знаком вхідній напрузі. На стадії лічення вихідна напруга інтегратора лінійно зменшується, як це показане на рис.11.

Loading...

 
 

Цікаве