WWW.REFERATCENTRAL.ORG.UA - Я ТУТ НАВЧАЮСЬ

... відкритий, безкоштовний архів рефератів, курсових, дипломних робіт

ГоловнаТехнічні науки → Розробка технічних засобів обміну інформацією для банківської системи з визначенням та виправленням помилок - Курсова робота

Розробка технічних засобів обміну інформацією для банківської системи з визначенням та виправленням помилок - Курсова робота

t

Рисунок 2.1 - Формат посилання під час асинхронного передавання

Формат асинхронної посилки дозволяє виявляти можливі помилки передачі:

  1. Якщо прийнятий перепад, що сигналізує про початок посилки, а по стробу старт-біта зафіксований рівень логічної одиниці, старт-біт вважається помилковим і приймач знову переходить у стан чекання. Про цю помилку приймач може і не повідомляти.;

  2. Якщо під час, відведений під стоп-біт, виявлений рівень логічного нуля, фіксується помилка стоп-біту;

  3. Якщо застосовується контроль парності, то після посилки біт даних передається контрольний біт. Цей біт доповнює кількість одиничних біт даних до парного або непарного в залежності від прийнятої умови. Прийом байта з помилковим значенням контрольного біта призводить до фіксації помилки.

Контроль формату дозволяє виявляти обрив лінії: при цьому приймаються логічний нуль, що спочатку трактується як старт-біт, і нульові біти даних, потім спрацьовує контроль стоп-біту[3].

При синхронному методі передачі здійснюють об'єднання великого числа символів або байт в окремі блоки або кадрів. Весь кадр передається як один ланцюжок бітів без яких-небудь затримок між восьмибітовими елементами [9].

Щоб приймаючий пристрій міг забезпечити різні рівні синхронізації, повинні виконуватися наступні вимоги:

  1. Передавана послідовність бітів не повинна містити довгих послідовностей нулів або одиниць для того, що б приймаючий пристрій міг стійко виділяти тактову частоту синхронізації.

  2. Кожен кадр повинен мати зарезервовані послідовності бітів або символів, що відзначають його початок і кінець.

Існує два альтернативні методи організації синхронного зв'язку: символьно- або байт-орієнтовний, і біт-орієнтований. Відмінність між ними полягає в тому, як визначаються початок і кінець кадру. При біт-орієнтованому методі одержувач може визначити закінчення кадру з точністю до окремого біта, а байта (символу) [10].

Окрім високошвидкісної передачі даних власне по фізичних каналах синхронний режим часто застосовується і для передачі по інтерфейсу DTE — DCE. В цьому випадку для синхронізації використовуються додаткові інтерфейсні ланцюги, по яких передається сигнал тактової частоти від відправника до одержувача.

U

Синхросимвол 1 Синхросимвол 2 Біти даних

t

Рисунок 2.2 - Формат посилання під час синхронного передавання

    1. Напівдуплексний режим

Відомі інтерфейси дозволяють організувати обмін інформацією в симплексному, напівдуплексному, дуплексному режимах. Для випадку зв'язку двох абонентів в симплексному режимі тільки один з двох абонентів може ініціювати в любий момент часу передачу інформації по інтерфейсу (рисунок 2.3, а).

Для випадку зв'язку абонентів у напівдуплексному режимі будь-який абонент може розпочати передачу інформації іншому, якщо лінія зв'язку інтерфейсу при цьому виявляється вільною (рисунок 2.3, б).

Для випадку зв'язку абонентів у дуплексному режимі кожний абонент може розпочати передачу інформації іншому в довільний момент часу (рисунок 2.3, в).

Для випадку абонентів у мультиплексному режимі в довільний момент часу зв'язок може бути здійснено між парою абонентів у будь-якому, але єдиному напрямі від одного з абонентів до іншого (рисунок 2.3, г).

Система міжконтролерного обміну розрахована на обмін інформацією між двома ППІ, причому інформація спочатку з пам'яті одного пристрою передається другому, а потім навпаки.

а)

A B

б)

A B

в)

A B

г)

1 2 n-1 n

а) – симплексний, б) – напівдуплексний,

в) – дуплексний, г) – мультиплексний.

Рисунок 2.3 - Режими обміну інформацією

3 Аналіз елементної бази

3.1 Універсальний синхронно-асинхронний приймач-передавач

Мікросхема КР580ВВ51 являє собою однокристальний програмований пристрій для синхронно-асинхронних приймально-передавальних каналів послідовного зв'язку.

УСАПП перетворює паралельний код, який одержує з шини даних, на послідовний потік символів зі службовими бітами і видає його до каналу зв'язку з різною швидкістю, а також виконує зворотне перетворення.

Приймач-передавач може працювати у п'яти режимах:

  • асинхронне передавання;

  • асинхронне приймання;

  • синхронне передавання;

  • синхронне приймання із внутрішньою синхронізацією;

  • синхронне приймання із зовнішньою синхронізацією.

Швидкість передавання під час обміну інформацією у синхронному режимі може сягати 56000 біт/с, у асинхронному – 9600 біт/с. Довжина слів, що передаються – 5 ... 8 біт.

Основними сигналами управління є: WR, RD, C/D, CS. Вхідні сигнали WR та RD визначають напрямок потоку інформації, що передається з шини даних мікропроцесора до УСАПП чи навпаки. Вхідний сигнал C/D разом із сигналами WR, RD та CS визначає вид інформації, що поступає до мікросхеми чи до каналу даних.

Послідовність записування інструкції команди та інструкції режиму, синхросимволів та даних для запуску мікросхеми наведена у таблиці 3.1. При цьому синхросимвол може бути один чи обидва взагалі відсутні, що визначається інструкцією режиму.

Таблиця 3.1 - Послідовність завантаження УСАПП

З таблиці 3.1 видно, що безпосередньо після скидання потрібно записати інструкцію режиму, тобто до регістра режиму записується перше слово управління для синхронного чи асинхронного режиму.

Оскільки в технічному завданні на курсовий проект задано асинхронний режим передачі, то слово управління буде мати вигляд, наведений на рис.3.1:

Рисунок 3.1 - Формат інструкції для асинхронного режиму

Відповідно до наведенної структури виберемо формат слова управління, наведений у табл. 3.2:

Таблиця 3.2 - Формат слова управління

D7

D6

D5

D4

D3

D2

D1

D0

1

0

0

0

1

1

0

1

Розряди D0 та D1 визначають асинхронний режим. Це поле також визначає швидкість приймання та передавання інформації, яку ми вибираємо рівною 1:1.

Розряди D2 та D3 визначають довжину (кількість бітів даних) слова, що передається чи приймається.

Розряди D4 та D5 здійснюють управління контролем парності. Біт контроля парності додається до бітів даних (не входить у довжину слова). Контроль парності не використовується.

Розряди D6 та D7 визначають кількість стоп-бітів, які вводяться після біту контролю і призначені для фіксації закінчення посилання даних. Довжину стоп-біта вибираємо рівною півтора. Після запису інструкції режиму записується інструкція команди, формат якої наведений на рисунку 3.2.

Рисунок 3.2 - Формат інструкції команд

У системах передавання даних часто необхідно контролювати стан сигналів під час виконання операції. Формат регістра станів наведений на рисунку 3.3.

Рисунок 3.3 - Формат регістра стану

Біт D4 встановлюється в одиницю у випадках:

  • читання наступної кодової комбінації з лінії зв'язку, коли попередня комбінація мікропроцесором зчитана не була;

  • у синхронному режимі роботи із внутрішньою синхронізацією, коли попередня кодова комбінація відповідала першому синхросимволу, а наступна не відповідає другому синхросимволу;

  • під час читання даних чи стану у випадку внутрішнього пересилання інформації чи синхросимволів.

Помилки не переривають роботи мікросхеми. Тригери встановлюються до початкового стану інструкцією команди. Читання стану дозволяє використовувати дану мікросхему не лише у режимі переривань, але й у режимі програмного опитування прапорів.

Прямим аналогом цієї мікросхеми є I8251 фірми Intel Corp .

3.2 Мікроконтролер КМ1816ВЕ51

З урахуванням вимог технічного завдання, для виконання пристрою міжконтролерного обміну інформацією, її кодування та декодування, а також запису інформації доцільно використати мікропроцесор КМ1816ВЕ51.

Мікроконтролер виконаний на основі високорівневої N-МОП технології і випускається в корпусі ВІС, що має 40 зовнішніх виводів. Цокольовка корпусу МК51 і найменування виводів показані на рисунку 3.4.

Для роботи МК51 потрібно одне джерело електроживлення +5 В. Через чотири порта що програмуються введення/виводу МК51 взаємодіє із середовищем у стандарті ТТЛ-схем із трьома станами виходу.

Основу структурної схеми МК51 (рисунок 3.5) утворює внутрішня двонаправлена 8-бітна шина, що зв'язує між собою всі основні вузли і пристрої:

  • резидентна пам'ять,

  • АЛП,

  • блок регістрів спеціальних функцій,

  • пристрій керування

  • порти введення/виводу.

Арифметично-логічний пристрій.

8-бітне АЛП може виконувати арифметичні операції додавання, віднімання, множення і ділення; логічні операції І, АБО, виключаєче АБО, а також операції циклічного зсуву, скиду, інвертування і т.п. У АЛП є програмно недоступні регістри Т1 і Т2, призначені для тимчасового збереження операндів, схема десяткової корекції і схема формування ознак.

Найпростіша операція додавання використовується в АЛП для інкрементування вмісту регістрів, просування регістра вказівника даних і автоматичного обчислення наступної адреси РПП. Найпростіша операція віднімання використовується в АЛП для декрементування регістрів і порівняння змінних.

Найпростіші операції автоматично утворять "тандеми" для виконання в АЛП таких операцій, як, наприклад, інкрементування 16-бітних реєстрових пар.

Loading...

 
 

Цікаве