WWW.REFERATCENTRAL.ORG.UA - Я ТУТ НАВЧАЮСЬ

... відкритий, безкоштовний архів рефератів, курсових, дипломних робіт

ГоловнаТехнічні науки → Електроніка та мікропроцесорна техніка - Курсова робота

Електроніка та мікропроцесорна техніка - Курсова робота

Рис. 8.10 - Отримання двійково-десяткового лічильника з двійкового (а) і умовне позначення двійково-десяткового лічильника (б)

Рис. 8.11- Часові діаграми роботи чотирирозрядного двійково-десяткового лічильника

Таблиця 8.2 Таблиця переходів чотирирозрядного послідовного двійково-десяткового лічильника

Застосування таких лічильників разом з двійково-десятковими або двійково-семисегментними дешифраторами дозволяє на основі стандартних ІМС будувати схеми керування багаторозрядними десятковими індикаторами (розряди десяткові, а у межах десяткового розряду рахунок двійковий).

На рис. 8.12 наведено схему лічильника, який також має десять станів, але працює не в послідовному двійковому коді, бо після надходження восьмого імпульсу переходить з 7 стану у 14, після дев'ятого - у 15, а після десятого - у 0.

Рис. 8.12 - Чотирирозрядний лічильник, що має десять станів

Рис. 8.13 - Реверсивний лічильник К561ИЕ14

У вигляді ІМС випускається досить широка номенклатура лічильників. На рис. 8.13 як приклад наведене умовне позначення чотирирозрядного реверсивного лічильника К561ИЕ14. Він має входи:

1) запису інформації з входів паралельного вводу інформації D1, D2, D4, D8 - WR;

2) паралельного вводу інформації - D1, D2, D4, D8;

3) синхронізації (тактовий) - C;

4) дозволу лічення - V;

5) напрямку лічення (підсумовування чи віднімання) - 1;

6) задання роботи в двійковому чи двійково-десятковому коді - 2/10. Виходи:

1) інформаційні - Q1, Q2, Q4, Q8;

2) переносу (займу) в старшин (із старшого) розряду - р.

Контрольні запитання:

  1. Що являє собою лічильник імпульсів?

  2. Що таке послідовний лічильник імпульсів?

  3. Що таке паралельний лічильник імпульсів?

  4. На які типи поділяються лічильник імпульсів?

Інструкційна картка №27 для самостійного опрацювання навчального матеріалу з дисципліни "Основи електроніки та мікропроцесорної техніки"

І. Тема: 4 Основи цифрової електронної схемотехніки

4.3 Цифрові пристрої

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

  • Призначення регістрів;

  • Область застосування регістрів;

  • Способи реалізації регістрів;

ІІІ. Студент повинен уміти:

  • Застосовувати регістри при побудові електричних схем;

  • Будувати та викреслювати схеми на основі регістрів.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [1, с. 178-179].

VІ. Запитання для самостійного опрацювання:

  1. Регістри

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

  1. Що називається регістром?

  2. Область застосування регістрів?

  3. Яким чином класифікуються регістри?

ІХ. Підсумки опрацювання:

Теоретична частина: Цифрові пристрої

План:

  1. Регістри

Література

1. Регістри

Регістри призначені для запам'ятовування і зберігання інформації, представленої у вигляді багаторозрядних двійкових чисел (двійкового коду) та їх видачі за зовнішньою командою - це елементи короткочасної (оперативної) пам'яті.

Залежно від способу запису і видачі інформації регістри бувають:

1) послідовні - запис інформації в яких виконується послідовно – одного двійкового розряду за іншим через один вхід;

2) паралельні - запис інформації в яких виконується одночасно (паралельно) у всі розряди;

3) послідовно-паралельні - можуть працювати як послідовні або паралельні, залежно від сигналу на спеціальному вході керування.

На рис. 8.14 як приклад наведено умовне позначення універсального регістру типу 564ИР9.

Рис. 8.14 - Універсальний регістр 564ИР9

Він має входи:

1) синхронізації (тактовий) - С;

2) задання режиму роботи (паралельний-послідовний) -P/S;

3) послідовного вводу інформації (входи JK-тригера першого розряду) - J, K;

4) паралельного вводу інформації – D1, D2, D3, D4;

5) задання видачі інформації в прямому або інверсному коді – T/С;

6) встановлення нульового стану R.

Виходи: Q1, Q 2, Q 3, Q 4.

При видачі інформації у послідовному коді останній знімається з виходу Q 4.

Контрольні запитання:

  1. Що називається регістром?

  2. Область застосування регістрів?

  3. Яким чином класифікуються регістри?

Інструкційна картка №28 для самостійного опрацювання навчального матеріалу з дисципліни "Основи електроніки та мікропроцесорної техніки"

І. Тема: 4 Основи цифрової електронної схемотехніки

4.3 Цифрові пристрої

Мета: Формування потреби безперервного, самостійного поповнення знань; розвиток творчих здібностей та активізації розумової діяльності.

ІІ. Студент повинен знати:

  • Призначення суматорів;

  • Область застосування суматорів;

  • Способи реалізації суматорів;

ІІІ. Студент повинен уміти:

  • Застосовувати суматорів при побудові електричних схем;

  • Будувати та викреслювати схеми на основі суматорів.

ІV. Дидактичні посібники: Методичні вказівки до опрацювання.

V. Література: [1, с. 178-179].

VІ. Запитання для самостійного опрацювання:

  1. Суматор. Загальні відомості

VІІ. Методичні вказівки до опрацювання: Теоретична частина.

VІІІ. Контрольні питання для перевірки якості засвоєння знань:

  1. Що таке суматор?

  2. Як класифікують суматори?

  3. Як графічно позначаються суматори та їх таблиці істинності?

ІХ. Підсумки опрацювання:

Підготував викладач: Бондаренко І.В.

Теоретична частина: Цифрові пристрої

План:

  1. Суматор. Загальні відомості

Література

1. Суматор. Загальні відомості

Суматор– логічний комбінаційний пристрій, що виконує арифметичнедодавання кодів двох чисел. При арифметичному додаванні виконуються й інші додаткові операції: врахування знаків чисел, вирівнювання порядків. Зазначені операції виконуються в арифметико-логічних пристроях (АЛП) чи процесорних елементах, ядром яких є суматори. Суматори класифікують по різних ознаках.

У залежності від системи числення розрізняють:

  • двійкові;

  • двійково-десяткові (у загальному випадку двійково-кодовані);

  • десяткові.

По кількості одночасно оброблюваних розрядів чисел, що додаються:

  • однорозрядні;

  • багаторозрядні.

По числу входів і виходів однорозрядних двійкових суматорів:

  • чвертьсуматори (елементи "сума по модулю 2"; елементи "виключаюче АБО"), що характеризуються наявністю двох входів, на які подаються два однорозрядних числа, і одним виходом, на якому реалізується їхня арифметична сума;

  • напівсуматори, що характеризуються наявністю двох входів, на які подаються однойменні розряди двох чисел, і двох виходів: на одному реалізується арифметична сума в даному розряді, а на іншому переніс у наступний (старший) розряд;

  • повні однорозрядні двійкові суматори, що характеризуються наявністю трьох входів, на які подаються однойменні розряди двох чисел, що складаються, і переніс з попереднього (молодшого) розряду, і двома виходами: на одному реалізується арифметична сума в даному розряді, а на іншому переніс у наступний (старший) розряд.

По способу представлення й обробки чисел, що додаються, багаторозрядні суматори поділяються на:

  • послідовні, у яких обробка чисел ведеться по черзі, розряд за розрядом на тій самій елементній базі;

  • паралельні, у яких доданки додаються одночасно по всіх розрядах, і для кожного розряду є своя елементна база.

Паралельний суматор у найпростішому випадку являє собою n однорозрядних суматорів, послідовно (від молодших розрядів до старших) з'єднаних ланцюгами переносу. Однак така схема суматора характеризується порівняно невисокою швидкодією тому, що формування сигналів суми і переносу в кожному i-му розряді виробляється лише після того, як надійде сигнал переносу з (i-1) – го розряду.

Чвертьсуматор

Найпростішим двійковим сумуючим елементом є чвертьсуматор.

Походження назви цього елемента випливає з того, що він має в два рази менше виходів і в два рази менше рядків у таблиці істинності в порівнянні з повним двійковим однорозрядним суматором. Найбільш вживані назви: елемент "сума по модулю 2" і елемент "виключаюче АБО". Схема (рис. 1) має два входи а і b для двох доданків, що додаються, й один вихід S для суми. Роботу її відображає таблиця істинності (табл. 1),

Loading...

 
 

Цікаве