WWW.REFERATCENTRAL.ORG.UA - Я ТУТ НАВЧАЮСЬ

... відкритий, безкоштовний архів рефератів, курсових, дипломних робіт

ГоловнаТехнічні науки → Канал послідовної передачі даних - Курсова робота

Канал послідовної передачі даних - Курсова робота

Ми використовуємо регістри лише як буферні елементи, тому сигнал "Load" (завантажити) одночасно подається на входи C, S0, S1, по передньому фронту якого дані на входах D1-D8 поміщуються в регістр, в інших випадках регістр зберігає дані. Входи Left і Right не використані, а на вході збросу R завжди "1".

Мультиплексори

В якості блока перетворення паралельних даних в послідовні використано мультиплексори К155КП7 (DD7-DD9, DD11). Таблиця їх істинності і функціонування приведена нижче и має наступний вигляд (Табл. 3.2) [5, 6]:

Таблиця 3.2 Таблиця істинності і функціонування К155КП7

Select

Strobe

Outputs

A3

A2

A1

G'

Q

Q'

x

x

x

1

0

1

0

0

0

0

D1

D1

0

0

1

0

D2

D2

0

1

0

0

D3

D3

0

1

1

0

D4

D4

1

0

0

0

D5

D5

1

0

1

0

D6

D6

1

1

0

0

D7

D7

1

1

1

0

D8

D8

На входи A1-A3 подаються селекторні управляючі сигнали, що задають котрий з восьми входів D1-D8 буде скомутований на виходи Q і його інверсний аналог Q'.

Логічну функцію мультиплексора К155КП7 можна представити в наступному вигляді [5]:

Q = D1A1'A2'A3' + D2A1A2'A3' + D3A1'A2A3' + D4A1A2A3' +

+ D5A1'A2'A3 + D6A1A2'A3 + D7A1'A2A3 + D8A1A2A3.

На стробуючому вході завжди "0".

В серії К155 немає мультиплесора на 24 входи, тому необхідний мультиплексом, зібраний на мультиплексорах К155КП7, має пірамідальну структуру [4]. На першій сходинці сигнали селектуються по сигналам А1-А3, на другій – по сигналам А4-А5, при цьому з останньої сходинки сформований послідовний код знімається з інверсного виходу.

Така побудова мультиплексорів забезпечує селекцію 24-х інформаційних сигналів зі входів на один вихід під керівництвом адресних сигналів А1-А5.

Демультиплексори, дешифратори

Перетворення послідовних даних в паралельний код і дешифрація управляючих сигналів А1-А5 реалізована на мікросхемі К155ИД7 – дешифратор-демультиплексор (DD14-DD15, DD17-DD22). Таблиця істинності і функціонування має наступний вигляд (Табл. 3.3) [5, 6]:

Таблиця 3.3 Таблиця істинності і функціонування К155ИД7

Select

C2'

C1

C3'

A3

A2

A1

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Q8

x

x

1

x

x

x

1

1

1

1

1

1

1

1

x

0

x

x

x

x

1

1

1

1

1

1

1

1

0

1

0

0

0

0

0

1

1

1

1

1

1

1

0

1

0

0

0

1

1

0

1

1

1

1

1

1

0

1

0

0

1

0

1

1

0

1

1

1

1

1

0

1

0

0

1

1

1

1

1

0

1

1

1

1

0

1

0

1

0

0

1

1

1

1

0

1

1

1

0

1

0

1

0

1

1

1

1

1

1

0

1

1

0

1

0

1

1

0

1

1

1

1

1

1

0

1

0

1

0

1

1

1

1

1

1

1

1

1

1

0

1

1

0

x

x

x

Output corresponding to stored

address 0; all others 1

Технічне завдання вимагає реалізувати передачу 24-розрядних даних, тому існує потреба у 5→24 дешифраторі і демультиплексорі. Серія К155 не містить таких мікросхем, тому необхідні елементи побудовані на мікросхемах меншої розрядності К155ИД7 (3→8). Мультиплексор має пірамідальну структуру [4]. Його перша сходинка (DD15), згідно з управляючими сигналами А4-А5, розподіляє інформаційний сигнал на три виходи, які потім демультиплексуються на другій сходинці (DD17-DD19) згідно з управляючими сигналами А1-А3 на 24 виходи. Інформаційний вхід – С1, на входи С2' і С3' подано "0".

Особливістю мікросхеми К155ИД7 є те, що на виході формується інверсний інформаційний сигнал. Тому на вхід першої сходинки демультиплесора поступає інвертований інформаційний сигнал (він формується на інверсному виході другої сходинки мультиплексора). Інверсний інформаційний сигнал перетворюється на першій сходинці у прямий, а потім знов інвертується на другій сходинці демультиплексора [2].

Дешифратор сигналу А1-А5 на 24 виходи має структуру, подібну структурі демультиплексора [4]. На першу сходинку дешифратора (DD14) поступають управляючі сигнали А4-А5, що формують "0" на одному із виходів Q1-Q3. Інформація на виходах дешифратора першої сходинки інвертується (DD10.3-DD10.5) і сигнал "1" (інверсний "0") управляє одним із трьох дешифраторів другої сходинки (DD20-DD22) згідно з управляючими сигналами А1-А3. На виходах дешифраторів розміщені інвертори (DD23-DD26), що інвертують сформований код. На інформаційний вхід (С1) дешифратора першої сходинки поступає "1", на інформаційні входи (С1) дешифраторів другої сходинки поступають двічі проінвертовані сигнали з виходів Q1-Q3 дешифратору першої сходинки. На входи С2' і C3' подано "0".

D-тригери

Проміжне збереження результатів передачі реалізовано на здвоєних D-тригерах (DD27-DD38). Використані мікросхеми типу К155ТМ2. Таблиця істинності і функціонування одного D-тригера зображена нижче (Табл. 3.4) [5, 6].

Таблиця 3.4 Таблиця істинності і функціонування К155ТМ2

PRE

CLR

C

D

Q

Q'

0

1

x

x

1

0

1

0

x

x

0

1

0

0

x

x

1

1

1

1

POS

1

1

0

1

1

POS

0

0

1

1

1

0

x

Hold

Loading...

 
 

Цікаве